PATENT ABSTRACTS OF JAPAN

(11)Publication number:

02-096378

(43) Date of publication of application: 09.04.1990

(51)Int.CI.

H01L 29/788 H01L 27/115

H01L 29/792

(21)Application number: 01-128810

(71)Applicant: HITACHI LTD

(22) Date of filing:

24.05.1989

(72)Inventor: SHIMIZU SHINJI

KOMORI KAZUHIRO

OSA YASUNOBU SUGIURA JUN


(54) SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE

(57)Abstract:

PURPOSE: To adapt the title device to an IC such as an EPROM by making the gate insulating film of a first enhancement type transistor thicker than that of a second enhancement type transistor and composing the gate electrodes of both transistors of the same layer.

CONSTITUTION: The element A of a memory section has a thin gate oxide film It1, a first lowerlayer polycrystalline silicon gate GF, a thick interlayer oxide film It2 and a first upper-layer polycrystalline silicon gate GC on a P-type substrate

- 1. The element B of a peripheral circuit section has a second polycrystalline silicon gate G1 formed onto the P-type substrate 1 through the thin gate oxide film
- It1. An element C has a third polycrystalline silicon gate G2 shaped onto the P substrate through the thick gate oxide film It2. Accordingly, the title device is adapted to an IC such as an EEPROM.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of

rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

⑩特許出願公開

平2-96378 @ 公 開 特 許 公 報 (A)

®Int. Cl. 5

識別記号

庁内整理番号

④公開 平成2年(1990)4月9日

H 01 L 29/788

7514-5F 8624-5F

29/78 27/10 H 01 L

371 434

Ж

審査請求 有

発明の数 1 (全13頁)

図発明の名称 半導体集積回路装置

> 平1-128810 ②特 願

29出 顋 昭55(1980) 2月27日

願 昭55-22760の分割 匈特

東京都小平市上水本町1450番地 株式会社日立製作所武蔵 直 @発 明 者 水 清

工場内

東京都小平市上水本町1450番地 株式会社日立製作所武蔵 明 和 宏 @発 老 小 桼

工場内

@発 明 者 小 佐 保 信 東京都小平市上水本町1450番地 株式会社日立製作所武蔵

工場内

東京都千代田区神田駿河台4丁目6番地 の出願 人 株式会社日立製作所

個代 理 人 弁理士 小川 勝男 外1名

最終頁に続く

明 細

/、発明の名称 半導体集積回路装置

2. 特許請求の範囲

1. 一主面を有する第1導電型の半導体母体、上 記一主面を複数の所定領域に分割する絶縁膜、上 記複数の所定領域に形成された複数のMIS型ト ランジスタとを有し、上記複数のトランジスタは 高電圧で動作可能な第1のエンハンスメント型ト ランジスタと低電圧で動作可能な第2のエンハン スメント型トランジスタとを有すると共に、上記 第1のエンハンスメント型トランジスタのゲート 絶縁膜は上記第2のエンハンスメント型トランジ スタのゲート絶縁膜よりも厚くかつ前記第1のエ ンハンスメント型トランジスタのゲート電極は前 配第2のエンハンスメント型トランジスタのゲー ト電極と同一層で構成されていることを特徴とす る半導体集積回路装置。

3. 発明の詳細な説明

本発明は半導体集積回路装置、特にEPROM (Electrically Programable Read

Only Memory)装置に関する。

一般にEPROM装置は一つの半導体基板主面 に形成されたフローティング(浮遊)ゲート電極 上にコントロール(制御)ゲート電極を有する複 数のMIS (Metal Insulator Semiconductor)型メモリトランジスタから成るメモリ アレイ部と、そのメモリアレイ部の周辺に形成さ れた複数のMIS型トランジスタから成る入・出 力回路,X・Yデコーダ回路等の周辺回路部とか ら構成される。

ところがかかるEPROMにおいて本類発明者 等の研究により以下の問題があることがわかった。 ずなわち、かかる EPROMにおいては高集費 度,高速化のためにチャネル長(ゲート長)を短 かくしゲート酸化膜の厚さを薄くするいわゆるス ケールダウンする必要があるが、メモリの読出し に対して普込みにはそれより高電圧を用いるため に特に周辺回路部ではスケールダウンが不可能な 部分が生じてくる。

例えばnチャネル型EPROMにおいては、書

込み電圧25V,就出し電圧5Vのものが定着しつつあり周辺回路部のMOS素子のゲート酸化膜厚を1000Å租度の比較的厚いものが使用されたが、読出しの高速化のために周辺回路部のMOS素子のゲート酸化膜厚を500Å程度の比較的薄いものを使用しようとすると、書込み電圧25Vに対し十分な耐圧をもつ素子が形成できないという問題が生じてくる。

本発明は上記した問題を解決するものであり、 本発明の目的は高集積度で高電圧で動作可能な第 1のトランジスタと低電圧で動作可能な第2のト ランジスタを含むEPROMのごときICに適合 できる新規な半導体集積回路装置を提供すること にある。

以下に図面を用いて本発明を具体的に説明する。 まず本発明に係るEPROM装置が第1図の統略平面図を用いて以下に説明される。

第1図において、1はシリコン単結晶より成る 半導体基板(半導体ペレット)である。この基板 1の主面の一部に2層の絶縁ゲートすなわちフロ

第2図は本発明に係るEPROM装置の原埋的 構造を示す模型断面図である。同図においてAは メモリ郡のMOS梨子,B,Cは周辺回路部のM OS第子でこのうちBは低電圧(例えば5V)系。 Cは高電圧(例えば25V)系の回路に使用され る。メモリ部の業子AはP型基板1上に薄い (500Å)ゲート酸化膜 It1, 第1下層多結晶 シリコンゲートGF,厚い(1200Å)層間酸 化膜 I t a および第 1 上層 多結晶 シリコンゲート GCとを有している。周辺回路部の衆子BはP型 基板 1 上に薄い (500 Å) グート酸化線 I ti を介して形成された第2多結晶シリコンゲート G:を有している。素子CはP基板上に厚い (1000Å)グート酸化膜 I t 2を介して形成 された第3多結晶シリコングートG, を有してい る。上配素子Bおよび素子Cにおけるそれぞれの 第2.第3の多結晶シリコングートG.、G.は メモリ部の衆子の下層ポリシリコンゲートGFを 形成するための第1層目ポリシリコン層すなわち **第1導体層をパターンニングすることによって形**

ーティングゲート電極とそのゲート電極の上にコントロールゲート電極を有する複数のMIS型メモリトランジスタからなるメモリアレイ部2が配置され、このメモリアレイ部の周辺にはディブリッション型MISトランジスタ,エンハンスメント型MISトランジスタ及び高耐圧構造を持つエンハンスメント型MISトランジスタ等によって構成されたデコーダ回路3,入出力回路4等が周辺回路部として配置され、基板1の周級部にそってポンディング・パッド5が配列されている。

以下余白

成されたものである。

第3図は第2図のEPROM装置の変形例で、 第2図の構造と異なる点は周辺部のMOS菜子B, Cにおいて、第2多結晶シリコンゲートG。及び 第3多結晶シリコンゲートG。はメモリ部の栗子 の上脳多結晶シリコンゲートGCを形成するため の第2層目ポリシリコン暦すなわち第2導体層を パターンニング形成された点にある。

上記した半導体架積回路装置においては、配出し動作を行なわせる低電圧系のMOS案子Bは薄いゲート酸化膜を有し、同時にショートチャネルの業子として形成できる。一方、書込み動作を行わせる高電圧系のMOS案子Cは厚いゲート酸化膜を有し同時に比較的投いチャネル投の業子として形成でき、高築積度で高電圧回路を含むEPROMの構成に適合できる。

又、上記した半導体集積回路装置においては、 超辺回路部のMOS柔子B, Cの絶縁ゲートをメ モリ部の業子の上下2種の絶縁ゲートのいずれか と同じ構成材を使う構造とすることでその製造に あたってプロセスを簡易化するとともに、当込み回路用MOS業子及び脱出し回路用のMOS業子のしきい値(Vth)を所要とする値に設定できるよう制御が可能となる。

本発明の新規な半導体集積回路装置の製造法によれば、同一半導体差板上に異なる線摩のゲート酸化膜を形成するために最初のゲート酸化镁、厚くしようとする部分以外のゲート酸化膜をいったん除去し、再びゲート酸化を行なうものである。なお、厚い酸化膜を有するゲートと再い酸化腺を有するだめに最初のゲート酸化慢摩くしようとする部分以外に不純物イオン打込みを行ない、次のゲート酸化膜の下の不純物濃度を薄いゲート酸化膜のそれより小さくする。

次に、本発明による半導体集積回路装置の製造 法をEPROM装置に適用した場合の実施例1を 第4図乃至第18図に示された工程断面図にそっ て以下に説明する。

レーション用のSiOェ 與(以下フィールドSiOェ 膜と称す)15a,15b,15c. 15dか形成される。これらフィールドSiOェ 膜15a,15b,15c,15dによって基板10裂面はいくつかの領域(A,B.C,D)に区切られる。このうち領域Aはメモリトランシスタ部,領域Bは統出し回路となる低電圧(5V)部,領域Cは番込み回路となる高電圧(25V)部,領域Dは2層ゲートを有する高耐圧部となる(第6四参照)。

(d) Si, N, 膜12及びその下のSiO, 膜11 を完全に除去して基板10装面を認出させた後、 認出する基板10表面を熟酸化(1000℃ドライO, 110分)することによって厚さ約800 ÅのゲートSiO, 膜16a, 16b, 16c, 16dを形成する(第7図参照)。

(e) 高電圧部 C 高耐圧部 D の表面にホトレジスト 腹 1 7 をパターニングし、メモリトランジスタ (領域 A)及び周辺トランジスタのうち特に低電 圧部のエンハンスメント型トランジスタ(領域 B)

突 施 例 1

(a) p型Si(シリコン)単結晶基板10袋面上 にその段面を無酸化することによって厚さ500 AのSiO₂ (二酸化シリコン) 膜11を形成する。 さらにこのSiO₂ 膜11袋面上に厚さ約1500 AのSi₃N₄(シリコンナイトライド) 膜12を 形成する(第4 図参照)。

(c) ホトレジスト膜13を除去した後、基板10を酸化雰囲気中で加熱する。これによってSi,N。 膜12が形成されていない基板10(p⁺ 型チャ オルストッパ14a,14b,14c,14d) 奨面が嵌化され、厚さ10000Åの絶縁アイン

のしきい値 V_{1 h}を所望の値に制御する目的でイオン打込み法によりホトレジスト膜 1 7をかけないゲート SiO, 膜 1 6 a , 1 6 b 及び高耐圧部(領域 D)の SiO, 膜 1 6 dの一部を逃してボロンを基板表面に導入する。この時、打込みエネルギーは 7 0 Ke V 程度であり、ボロンの導入された基板(領域 A, B) 表面不純物濃度はおよそ2×10¹¹ atoms/cm である。フィルド酸化膜 15a, 15b, 15c, 15d及びホトレジスト膜 17形成部(領域 C, D)の直下の基板表面内にはポロンは導入されない(第8図参照)。

なお、高電圧部のトランジスタのしきい値の制 御が不要である場合はホトレジスト膜形成後のイ オン打込みによる不純物導入は行わない。

(1) ホトレジスト膜17で優われないSiO.膜 16a,16bをエッチ除去する(第9図参照)。 この後ホトレジスト膜17を除去し、フィルド SiO.膜が形成されない部分の基板表面及び領 坡C.DのSiO.膜を露出する。

(8) 再びゲート酸化(1000℃。ドライ〇: ,

60分)を行ない、Si 基板の部出する領域A, B級面には膜厚が約500ÅのSiO,膜16a', 16b'が形成され、領域C, Dでさらに成長した SiO, 膜16c', 16d'の膜厚は1000Å程 度になる。これらSiO, 膜16a', 16b', 16c', 16d'を通してポロンをイオン打込み (70KeV)する。このとき、ポロンの導入された基板級面不純物濃度は領域A, Bで4×10" atoms/od,領域C, Dで2×10" atoms/od'である(第10回参照)。

なお、工程(e)でホトレジスト膜17形成後イオン打込みを行なわない場合には、基板袋面の不純物濃度は、領域A~Dで4×10¹¹ atoms/っぱである。

(h) メモリ部のトランジスタのフローティングゲート電徳・周辺回路部のトランジスタのゲート電極及び必要な配線層を形成するために基板 1 0 上に厚さ 3 5 0 0 Åの多結晶 S i (シリコン) 暦21を C V D (Chemical Vapour Deposition) 法により形成する。この多結晶 S i 層をホトレジス

暦目の多結晶Si届24をCVD法により形成する。この多結晶Si届24の厚さは約3500点である。この後、多結晶Si届24内にリンをドーブして低抵抗化した後ホトレジスト膜25をマスクとして多結晶Si届24,Si0:膜23a,多結晶Si居21及びゲートSi0:膜16aを順次選択的にエッチング(パターニング)し、メモリトランジスクのコントロールゲート電低СG1, СG2 及びフローティングゲートFG1, FG2を形成する。なお周辺部はそのまま換しておく(第13図参照)。

(k) ホトレジスト 膜 2 5 を除去し、さらに新たに 形成したホトレジスト 膜 2 6 をマスクとして多結 晶 S i 層 2 4 を選択的にパターニングし、周辺部 のトランジスタ間の相互接続を行うための配級層 L , L 。 及び高耐圧 M I S型トランジスタのオ フセットゲート電磁 G。 を形成する。 そしてさら に露出する S i O。 膜 2 3 b, 2 3 c, 2 3 e 及 びゲート S i O。 膜 1 6 b, 1 6 c, 1 6 dを完 全にエッチング除去してしまう (第 1 4 図参照)。 ト膜22をマスクとして選択的にエッチング(パターニング)し、一方周辺トランジスタのゲート電極 G:, G:, G:, および配級 BL, を形成する(第11図 を照)。この多結晶 Si層 21, ゲート電極 G:, G:, G:, および配級 BL, にはあらかじめリンを導入(ドープ)しておきそれらの B および 電磁の低低抗化を計る。しかし、ホトレジスト膜 22 除去後にリン導入を行なってもよい。

(i) ホトレジスト膜22を除去し、又は多結晶Si層21へのリン導入後、基板10をドライ〇2雰囲気中で加熱処理(1000℃,110分)する。この結果、多結晶Si層21,ゲート程像G.、G.,G,及び配級層L,のそれぞれ袋面は酸化されてそれらの層及び電極上に厚さ約1200ÅのSiO2膜23a,23b,23c,23d,23eが形成される。これらSiO,膜は層間絶縁膜としての役目を果たすものである(第12凶参照)。

(j) 第12図に示された状態の基板10上に第2

(1) ホトレジスト膜26を除去した後、露出する 基板 1 0 をドライO: 中で 1 0 0 0 C, 2 0 分加 熱することにより殺面に約300ÅのSiO。 膜 を形成した後上記SiO, 膜を通して n 型決定不 縄物(ドナー)例えばリンあるいはヒ素をイオン 打込みにより基板袋面に導入し、その後拡散加熱 を行なってn⁺ 型ソース領域S₁ , S₂ , S₃ , S. 及び n ⁺ 型ドレイン領域 D₁ , D₂ , D₃ , D. を自己整合的に形成する(第15図参照)。 なお、引伸し拡散は、工程(n)のPSG膜デボ接の 熱処理により行なってもよい。また、上記イオン 打込みによる不純物の導入の代りに、ホトレジス ト膜26を除去した後、は出する蒸板10袋面内 にリンあるいはヒ素をデポジットしさらに引伸し 拡散を行ないソース領域 S . , S . … 及びドレイ ン領域 D. , D. …を形成するようにしてもよい。 これら領域の深さは 0.3 ~ 0.5 μmであり、殺菌 不純物濃度は10g~10 atoms/ぴである。 さらに酸化を行ない露出するゲート電極(CG)。 C Gr, Cr, Gr., Cr, Dr), 配級層(Lr, Lr),

ソース領域 (S, , S, …) . ドレイン領域 (D, , D, …) の表面に S i O, 膜 2 7 a , 2 7 b を厚さ約 1 0 0 0 Åになるように形成する (第 1 5 図 を服)。

m ホトレジスト膜28をマスクとしてソース領域及びドレイン領域上のSiO.膜27bを選択的にエッチング除去する(第16図参照)。

(n) ホトレジスト膜28を除去した後、基板10 上にリン・シリケートガラス(PSG)膜29を 形成する。このPSG膜29の厚さは6000Å 粒度である。そしてホトレジスト膜30をマスク としてこのPSG膜29を選択的にエッチンク除 去し、コンタクトホールH1, H2, H3, …を 形成する(第17図参照)。

(o) ホトレジスト膜30を除去した後、AB(アルミニウム)を基板10上に蒸滑し、そしてこのABをパターニングすることにより配線層31を形成する(第18図参照)。なお、図示されていないか高耐圧エンハンスメント型MISトランジスタのグート電極G,, G,は上配AB配線層に

方、厚いゲートSiO、膜下の基板(領域 C, D) にはポロンは 1 医イオン打込みされるだけである ため、薄いゲートSiO、膜のMOSトランジス タは短いチャネル化が可能であり、又、厚いゲー トSiO、膜のMOSトランジスタはしきい値 V_{1h}を任意に数定できる。工程(elのホトレジスト をイオン打込み及びSiO、膜エッチの両方に共 用し、工程数を低波できる。

よって接続される。

以上の方法により第18図に示すごとくメモリ部トランジスタQ,,Q:および周辺部トランジスタQ,,Q:および周辺部トランジスタである統出し用エンハンスメント型MISトランジスタQD,高耐圧エンハンスメント型MISトランジスタQE2が形成される。

上配実施例で述べた本発明の作用効果は以下の ように説明される。

(1) 厚さの異なるグートSiO:膜を同一基板 (チップ)に形成することができ、又、メモリ部トランジスタの1層目の多結晶Si層を周辺回路のトランジスタのグート電便とすることで、メモリ部トランジスタの層間SiO:膜を形成のよいの工程(i)リンドーブした多結晶Si磨からのリンのアクトディフュージョンがあってもゲート電像下の基板に不純物がドーブされることなくしきい値Vthが安定である。

(2) 薄いゲートSiO, 膜下の基板(領域A.B) にはポロンの2度のイオン打込みが行なわれ、一

極が半は重なって形成される2層ゲート電極を有 する集積回路装置の製造ができなくなる。

本発明の他の新規な半導体集積回路装置の製造 法によれば、同一半導体基板上に異なる膜厚のゲート酸化膜を形成するためにゲート電極として同 時に並行して形成するメモリ部2層多結晶Siゲ ートトランジスタの2層目の多結晶Si層を用い るものである。

次に本発明をEPROM装値に適用した他の例 (実施例2)を第19図乃至第26図に示された 工程断面図にそって以下に説明する。

哭施例 2

ここで必要に応じてメモリトランジスタ部(領域 A)のみにポロンイオン打込みをグートSiO。 膜42aを通して行なう。

(b) メモリ那のフローティシグゲート (F G)を 形成するために基板40上に厚さ3500Åのり ンドープ多結晶Si層43をCVD法により形成 し、凶示されないホトレジスト膜マスクによりパ ターニングしてメモリ部のフローティングゲート なる多結晶Si層43の一部GFを残して他の部 分、他の領域(B,C)の多結晶Si層を除去し、 さらにその下のゲートSiO, 膜をエッチ除去し てSi基板40袋廊を誘出させる(第20図参照) (C) 第2回のゲート酸化を行なう。この工程では ドーブ不純物(リン)のアウトディフュージョン を考慮し、まず低温(800℃)でスチーム酸化 を10分行なってメモリ部(領域A)の多結晶Si 層43上に500Å,Si葢板(領坡A,B,C) 表面に100ÅのSiO,を形成した後、SiO。 のライトエッチを行なって、多結晶Si層製菌の S i O, 膜厚を300Å, S i 基板表面を0とす

表面には膜厚 500 \mathring{A} の \mathring{V} ート SiO_2 膜 47b を、領域 C 表面には膜厚 1000 \mathring{A} の \mathring{V} ート SiO_2 膜 47c をそれぞれ形成する。この後、ボロンイオン打込みを行なうことにより、領域 B 表面の不純物濃度 4×10^{11} atoms / \checkmark 、領域 C 表面の不純物濃度 2×10^{11} atoms / \checkmark を得る(第 23 図 2 図 2 2 2 3

る。次いでゲート酸化を1000 CドライO。 雰囲気で110分行なうことにより多結晶Si層段面に膜厚1300ÅのSiO。 膜(層間SiO。 膜)44, 基板上に800ÅのSiO。 膜(ゲートSiO。 膜)45a, 45b, 45cを形成する。このあと領域A,領域Cの裂面のみを優うようにホトレジスト膜46a, 46bのパターニングを行ない、ポロンイオン打込みをゲートSiO。 膜45bを通して領域Bの基板装面に対して行なう(第21凶参照)

(d) 領域BのゲートSiO、腺45bをエッチ除去してポロン打込みされた基板袋面40を露出する。なお、このSiO、腺エッチ時に領域A上のホトレジスト腺46aはメモリMOSトランジスタの特性に応じてかけるかかけないかを任意に選ぶことになる(第22図参照)

(c) ホトレジスト膜を取り去り再びゲート酸化を 1000℃,ドライ〇, 雰囲気で60分行なうこ とにより、領域Aの多結晶Si層43表面には膜 厚1600Åの層間SiO, 膜47aを、領域B

の「重ね切り」を行なう。このエッチングで領域 A,B,Cの基板装面に襲出するゲートSiO。 與47b,47cがエッチされるとともに基板装 面が若干エッチされる(第25図参照)。

(h) 全面にリンまたはヒ米をデポジットしさらに 引伸し拡散を行なうことにより n⁺型ソース領域 S₁, S₂ 及び n⁺型ドレイン領域 D₁, D₂を 形成すると同時に各多結晶 S₁ グートにリンをド ープし、かつ、その表面に S₁ O₂ 膜 5 Oを形成 する(第 2 6 図参照)。

なお、リンまたはヒ衆のデポジションの代りに 蒸板を熟酸化してSiO.膜を形成し次いでリン またはヒ衆のイオン打込みを行ない、その侵拡散 を行なってもよい。

この後は実施例1の工程(m) (第16図~第18図)と同様に行なう。

上記プロセスによって同一Si チップ上の周辺 回路部に厚さの異なるゲートSi O: 膜を有し、

で、一ト単億としてメモリ部トランジスタの 2 暦目 脚、上暦) の多結晶 S i 暦を用いた M O S トランジ スタが得られる。

上記実施例で述べた本発明の作用効果は以下のように説明される。

- (1) メモリ那の2層ゲートの第2層多結晶Si層 のみを周辺部のゲートとして利用するためプロセ スを簡易化できる。

本発明は前記奥施例以外に積々の変形例をもち 得るものである。例えば第2層目の多結晶Si層 はM。(モリブデン等の金属材料からなる導体層 を用いることも可能である。M。は高融点金属で あるため、ソース・ドレイン領域形成の不純物マ スクとしての役目をはたすことができる。またこ のような金属材料によって形成された配綴層は多 結晶Siょりなる配綴層に比して低いシート抵抗 値をもっており、EPROM装置のスイッチング スピードを向上させることができる。

B切断面図である。

1…Si半導体蓄板、2…メモリアレイ部、3 …入力回路部、4…出力回路部、5…デコーダ回 路部、6…ロジック回路部、7…ポンディングパ ッド、10 ··· p型S i 基板、11 ··· S i O . 膜、 1 2 ··· S i , N 。 膜、 1 3 ··· ホトレジスト膜、 14a,14b,p⁺型チャネルストッパ,15a, 15 b…フィルドSiO、膜、16a,16b… グートSiO₂ 腰、17…ホトレジスト膜、21 …多結晶Si層、22…ホトレジスト膜、23a, 23b…SiO. 膜、24…多結晶Si層、25 …ホトレジスト膜、26…ホトレジスト膜、27a, 27b…SiO. 膜、28…ホトレジスト膜、 29…PSG膜、30…ホトレジスト膜、31… A.6 配線層、40 ··· p型Si基板、41 a,41b …フィルドSiO. 膜、42a,42b…ゲート S i O , 膜、43…多結晶S i 層、44…S i O , 原、45a,45b,45c…SIO. 膜、46a. 4 6 b…ホトレジスト膜、 4 7 a , 47b , 4 7c … S i O . 膜、48…多結晶 S i 層、49…ホト

ところで、本発明に係るメモリアレイ部 2 (第 1 図 2 2 7 図に示す平面図の如く構成されている。この第 2 7 図において、1 5 はフィルド S i O。膜である。 C G は 3 結晶 S i より 成るコントロールゲートでワード 額を構成する。 F G は フローティングゲート 電極である。

B: , B: はA&より成るビット擬である。第27図におけるA-, A 切断断面をみると第18 図の領域Aの如き構造となっている。そして、第27図におけるB-B 切断断面図をみると第28 図の如き構造となっている。

4、図面の簡単な説明

第1図は本発明に係るEPROM装置の概略平面図、第2図及び第3図は本発明の原理的構造を示す断面図、第4図乃至第18図は本発明に係るEPROM装置の製造法の一つの実施例の工程断面図、第19図乃至第26図は本発明に係るEPROM装置の製造法の他の実施例の工程断面図、第27図は本発明に係るメモリアレイ部の平面図、第28図は第27図に示すメモリアレイ部のB-


レジスト膜、SO…SiO,膜。


 $A \cdots$ メモリ那、 $B \cdots$ 周辺回路航出し部、 $C \cdots$ 周辺回路帯込み即、 $GF \cdots$ 浮遊ゲート電極、 $GC \cdots$ 制御ゲート電極、 G_1 , G_2 …ゲート電極、 G_3 , G_3 …高耐圧部ゲート電極、 $I_{1,1}$ …薄いゲート 絶縁膜、 $I_{1,2}$ … 溥いゲート 絶縁膜、 $I_{1,2}$ … 溥いゲート 絶縁膜、 $I_{1,1}$ … 多結晶 S i 配艇、 Q_1 , Q_2 … メモリ用トランジスタ、 QE_1 , QE_2 … エンハンスメントトランジスタ、QD … ディブリーショントランジスタ、 S_1 , S_2 … ソース領域、 D_1 , D_2 … ドレイン領域。


代理人 弁理士 小川 勝




特開平2-96378 (8)









第 1 3 図




第 1 4 図




第 15 図





第 16 図




第 17 図












第 25 図




第 2 6 図



第 2 7 図



第 2 8 図



第1頁の続き

⑤Int. Cl. 5

識別記号

庁内整理番号

H 01 L 27/115 29/792

@発明者杉浦

順 東京都小平市上水本町1450番地 株式会社日立製作所武蔵 工場内

This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

BLACK BORDERS

IMAGE CUT OFF AT TOP, BOTTOM OR SIDES

PADED TEXT OR DRAWING

BLURRED OR ILLEGIBLE TEXT OR DRAWING

SKEWED/SLANTED IMAGES

COLOR OR BLACK AND WHITE PHOTOGRAPHS

GRAY SCALE DOCUMENTS

LINES OR MARKS ON ORIGINAL DOCUMENT

REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

IMAGES ARE BEST AVAILABLE COPY.

OTHER:

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.